书目详细信息
： Verilog HDL数字系统设计原理与实践
书目信息 机读格式(MARC)
| ISBN/价格： | 978-7-111-59582-3:CNY59.80 |
|---|---|
| 作品语种： | chi |
| 出版国别： | CN 110000 |
| 题名责任者项： | Verilog HDL数字系统设计原理与实践/.王建民编著 |
| 出版发行项： | 北京:,机械工业出版社:,2018.05 |
| 载体形态项： | x, 350页:;+图:;+26cm |
| 丛编项： | 普通高等教育电气信息类规划教材 |
| 提要文摘： | 本书从应用角度出发, 详细介绍了利用硬件描述语言进行数字电路设计的基本原理、基本概念和设计方法, 包括VerilogHDL语法基础、组合逻辑电路、规则时序逻辑电路、有限状态机及数据通道设计, 静态时序分析及跨时钟域数据传输的基本概念、设计方法及应用。全书通过大量、完整、规范的设计实例演示各类数字电路的设计过程和描述方法。每章配有习题, 以指导读者深入地进行学习。 |
| 题名主题： | 硬件描述语言 程序设计 高等学校 教材 |
| 中图分类： | TP312 |
| 个人名称等同： | 王建民 编著 |
| 记录来源： | CN CDT 20201030 |