书目详细信息
： 基于Quartus Prime的数字系统Verilog HDL设计实例详解
书目信息 机读格式(MARC)
| ISBN/价格： | 978-7-121-48908-2:CNY99.00 |
|---|---|
| 作品语种： | chi |
| 出版国别： | CN 110000 |
| 题名责任者项： | 基于Quartus Prime的数字系统Verilog HDL设计实例详解/.徐宏伟, 周润景, 彭雪梅编著 |
| 版本项： | 第4版 |
| 出版发行项： | 北京:,电子工业出版社:,2024 |
| 载体形态项： | x, 464页:;+图:;+26cm |
| 丛编项： | EDA应用技术 |
| 一般附注： | 电子信息·Ei精品 |
| 提要文摘： | 本书以Altera公司推出的Quartus Prime 18.1为设计平台，结合实例来介绍基于Verilog HDL的FPGA/CPLD数字系统的设计流程、设计思想和设计技巧。 |
| 题名主题： | VHDL语言 程序设计 |
| 中图分类： | TP312VH |
| 个人名称等同： | 徐宏伟 编著 |
| 个人名称等同： | 周润景 编著 |
| 个人名称等同： | 彭雪梅 编著 |
| 记录来源： | CN ZJU 20241127 |